

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
(Universidad del Perú, DECANA DE AMÉRICA)
FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA



DOCENTE:

Villafuerte Barreto, Hernan Oswaldo

CURSO:

Circuitos Digitales

INTEGRANTES:

Melendez Romero Jose Francesco

Sabrera Ortiz, Angie Roxana

Berrocal Casanca Esaú Andree

LIMA - PERÚ

2026

Implementación de un Receptor UART con Buffer Circular en RAM y Decodificador de Direcciones para Sistemas de Telemetría

1. Planteamiento del Problema

En sistemas de telemetría y comunicaciones asíncronas, los nodos receptores de la capa física frecuentemente experimentan pérdida de datos. Esto ocurre cuando el procesador principal se encuentra ocupado ejecutando otras tareas y no puede atender la interrupción de recepción a tiempo ante ráfagas de alta densidad. Este proyecto aborda este problema de telecomunicaciones mediante el diseño de un receptor UART en hardware que almacene temporalmente los bytes de forma autónoma. Para solucionar esto y en estricta alineación con los fundamentos de hardware de procesadores dictados en la sumilla del curso, se integrará una máquina de estados finitos (FSM) que controle un decodificador de direcciones y una memoria RAM, actuando como un buffer circular para garantizar la integridad de los paquetes sin intervención de software.

2. Objetivos

2.1. Objetivo General:

Diseñar e implementar un receptor UART funcional con almacenamiento temporal en memoria RAM, evidenciando el funcionamiento de un decodificador de direcciones controlado por una máquina de estados.


2.2. Objetivos Específicos:

Diseñar una Máquina de Estados Finitos (FSM) que controle con precisión la captura de datos seriales en un registro de desplazamiento y emita la señal de escritura.

Implementar un sistema de direccionamiento utilizando un contador binario acoplado a un decodificador lógico para seleccionar la posición exacta en la RAM.

Verificar el desempeño del sistema almacenando y recuperando tramas de prueba para cuantificar su latencia y confiabilidad frente a la pérdida de datos.

3. Diagrama de Bloques



4. Selección Justificada de Plataforma

El diseño, depuración lógica y simulación de la ruta de datos y la FSM se desarrollarán en el entorno Logisim. Para la validación física, el sistema se implementará utilizando un microcontrolador ESP32. Esta plataforma se justifica por su capacidad para emular por software los módulos de memoria y decodificación, mientras sus pines GPIO permiten inyectar las señales de prueba y reloj (baud rate) emulando un canal físico real. Esto facilita la verificación práctica de los estados lógicos sin las complejidades de síntesis inmediata en una FPGA.

5. Listado Preliminar de Métricas de Rendimiento

Se evaluarán tres métricas cuantitativas para asegurar la fiabilidad del diseño en un entorno de telecomunicaciones:

- Tasa de bits máxima soportada (Baud Rate): Frecuencia límite de operación del sistema antes de presentar errores de captura en el registro de desplazamiento. Justificación: Mide el throughput del nodo receptor.
- Latencia de almacenamiento de trama: Tiempo transcurrido (en número de ciclos de reloj) desde la detección del bit de parada (Stop) hasta la habilitación del decodificador y la escritura en memoria. Justificación: Evalúa la rapidez de respuesta de la lógica de control combinacional.
- Utilización de recursos lógicos: Cantidad estimada de Flip-Flops y compuertas empleadas para la FSM y los registros. Justificación: Permite determinar la eficiencia y el costo de hardware del diseño.

6. Cronograma Interno de Trabajo

- Semana 6: Redacción y entrega de la propuesta de proyecto (E1).
- Semana 7: Revisión de viabilidad teórica y correcciones basadas en la retroalimentación.
- Semana 8: Diseño detallado del decodificador, la memoria y FSM. Demostración de simulación en Logisim (E2).
- Semana 9 - 10: Depuración de temporización de la FSM y traducción del diseño conceptual a código para la plataforma de pruebas.
- Semana 11: Implementación del prototipo hardware inicial. Medición práctica de la primera métrica de latencia y grabación de video corto (E3).
- Semana 12: Ajustes técnicos sobre el prototipo físico.
- Semana 13: Verificación funcional completa del hardware, medición de la tasa de bits (Baud Rate) y redacción del borrador del formato IEEE (E4).
- Semana 14: Ajustes y edición final del documento según estándar IEEE y grabación técnica.
- Semana 15: Presentación oral y entrega definitiva del artículo IEEE junto con el código y demostración final (E5).

7. Referencias

- Mano, M. M., & Ciletti, M. D. (2013). *Diseño Digital* (5ta ed.). Pearson Educación.
- Tocci, R. J., Widmer, N. S., & Moss, G. L. (2017). *Sistemas Digitales: Principios y Aplicaciones* (11va ed.). Pearson.